Intel et SK Hynix montrent deux voies pour l'avenir de la mémoire flash

Alors que la demande de stockage de données explose, les fabricants de semi-conducteurs se précipitent pour augmenter la densité des puces mémoire tout en réduisant le coût par bit. Intel et SK Hynix ont présenté deux avancées importantes faisant allusion à des disques de mémoire à semi-conducteurs moins chers avec une plus grande capacité lors de la 70e conférence internationale IEEE sur les circuits à semi-conducteurs (ISSCC), qui s'est tenue à San Francisco fin février.

Intel a présenté la première puce de mémoire flash NAND tridimensionnelle qui stocke cinq bits de données dans chaque cellule flash NAND. C'est un peu plus que les disques 4 bits par cellule disponibles dans le commerce aujourd'hui. La puce à 192 couches offre la densité de données la plus élevée à ce jour à 23 gigabits par millimètre carré et peut stocker jusqu'à 1,67 térabits de données au total.

Le coréen SK Hynix, quant à lui, a franchi le seuil des 300 couches avec une puce de mémoire flash NAND de 1 To. La puce stocke 3 bits par cellule (appelée cellule triple couche, ou TLC) et a la vitesse d'écriture la plus élevée jamais signalée, à 194 mégaoctets par seconde. Samsung avait auparavant le meilleur débit d'écriture à 184 Mo/s pour une mémoire flash NAND à 3 bits par cellule qu'ils ont présentée à l'ISSCC 2021.

"Je pense que nous avons présenté la meilleure densité et le meilleur débit d'écriture pour un produit TLC", déclare Seungpil Lee, vice-président du département de conception NAND de SK Hynix.

Les fabricants de mémoire flash NAND ont fait le saut de la 2D à la 3D au cours de la dernière décennie pour aller au-delà des contraintes de réduction de la taille des fonctionnalités. Depuis lors, ils ont régulièrement augmenté la densité de stockage en augmentant le nombre de couches de cellules flash dans une puce, ou en augmentant le nombre de bits stockés dans chaque cellule. Hynix et Intel ont emprunté ces deux voies opposées : Hynix en empilant plus de couches, Intel en densifiant les bits.

Le TLC est le flash le plus largement utilisé aujourd'hui, même si des puces 4 bits par cellule sont sur le marché. Lee dit qu'Hynix envisage d'augmenter à la fois le nombre de couches et le nombre de bits par cellule. Plus de couches donnent des performances et une densité de bits plus élevées en TLC, dit-il. L'augmentation du nombre de bits par cellule, en revanche, peut donner une mémoire plus grande et moins chère, mais cela affecte les performances en compromettant les vitesses de lecture et d'écriture.

Lors de la réunion internationale IEEE 2021 sur les appareils électroniques, le président de Samsung, Kinam Kim, a prédit qu'un flash à 1 000 couches pourrait être possible d'ici 2030. C'est un défi considérable du point de vue de la fabrication. Les cellules flash sont fabriquées en gravant des trous profonds et étroits à travers des couches alternées de conducteur et d'isolant, puis en remplissant les trous avec des matériaux diélectriques et autres. La gravure et le remplissage de trous suffisamment profonds de manière fiable et rapide à travers un nombre croissant de couches est une limite clé de la technologie.

Au-delà du problème de fabrication, lorsque le nombre de couches de pile dépasse 300, il devient de plus en plus difficile d'améliorer les performances de la mémoire NAND, explique Lee. En effet, chaque couche de la pile doit être rendue plus mince, ce qui augmente la résistance. Cela introduit des erreurs et réduit les vitesses de lecture et d'écriture. Hynix a utilisé cinq techniques différentes pour surmonter ces défis et atteindre un débit d'écriture élevé avec 300 couches.

Intel affirme avoir été en mesure de développer sa nouvelle puce haute densité 5 bits par cellule grâce à la technologie de cellule NAND à grille flottante qu'il a choisi de conserver. Cette conception stocke les bits dans une couche conductrice. La plupart des autres fabricants ont choisi l'autre technologie principale de cellule flash, le flash à piège de charge, dans laquelle les charges sont stockées dans une couche diélectrique, car elle réduit les coûts de fabrication.

Passer à 5 bits par cellule pose des problèmes d'endurance et de vitesse inférieures. Intel a mis en place des algorithmes spéciaux de lecture rapide pour surmonter cela. De plus, la société affirme que la nouvelle puce peut également fonctionner en mode 3 bits par cellule ou 4 bits par cellule.

Micron Technology a été le premier à franchir la barre des 200 couches l'année dernière et prend maintenant des commandes pour sa technologie de mémoire flash NAND à 232 couches qui a une densité de stockage de bits de 14,6 gigabits par millimètre carré, soit le double de celle des concurrents sur le marché. Pour ne pas être en reste, SK Hynix annonce qu'il commencera cette année la fabrication en série de ses puces TLC NAND à 238 couches.